

# Микросхема K583ВМ1

Микросхема K583ВМ1 — логический микропроцессор (ЛП), выполненный по И<sup>2</sup>Л технологии, ориентирован на логическую обработку битовой и байтовой информации и предназначен для построения устройств формирования приоритета, устройств логической обработки битовой и байтовой информации, устройств перекодировки информации.

Условное графическое обозначение микросхемы приведено на рис. 5.15, назначение выводов — в табл. 5.12, структурная схема дана на рис. 5.16, формат микрокоманд показан на рис. 5.17, система микрокоманд приведена в табл. 5.13—5.15, временная диаграмма работы — на рис. 5.18.

Микросхема обеспечивает выполнение следующих операций:

прием, логическую обработку, хранение и выдачу битовой и байтовой информации;

анализ входной информации на наличие хотя бы одной 1 с выдачей номера разряда, в котором содержится старшая (левая) 1, идентифицируемого соответствующими признаками;

модификацию адресов элементов внутренней памяти.

Структурная схема микросхемы, приведенная на рис. 5.16, содержит:

пять информационных магистралей  $LN_0$ — $LN_2$ ,  $LX_0$ — $LX_7$ ,  $LM_0$ — $LM_7$ ,  $LY_0$ — $LY_7$ ,  $LB$  и шину микрокоманд  $LM_{10}$ — $LM_{18}$ ;

8-разрядное логическое устройство;

восемь 8-разрядных регистров общего назначения РОН0—РОН7;

8-разрядный регистр маски РМС и схему маскирования;

регистры магистралей РМ и РБ;

3-разрядный регистр приоритета РП и схему приоритета;

3-разрядный регистр внешнего номера РОН (адреса бита РН);

9-разрядный регистр микрокоманд РМК и ПЛМ;

регистр остаточного управления, состоящий из 3-разрядного регистра внутреннего указателя РОН РУ и 3-разрядного регистра адреса бита РАБ;

одноразрядный регистр выборки кристалла РВК.

На входы логического устройства могут поступать операнды из двунаправленной магистрали  $LM_0$ — $LM_7$ , входной магистрали  $LX_0$ — $LX_7$ , одного из РОН РОН0—РОН7, регистра маски РМС, одноразрядной магистрали  $LB$ .

При выполнении байтовых операций массив РОН адресуется как массив из восьми байтов с непосредственным доступом и с доступом по стековому принципу. При выполнении битовой обработки массив РОН интерпретируется как матрица битов размерностью

$8 \times 8$ , а регистр РМС с разрядами 0—7 — как строка битов.

Система микрокоманд приведена в табл. 5.13. Формат микрокоманды имеет постоянную длину и занимает девять двоичных разрядов, разбитых на три независимых поля ( $P_1$ — $P_3$ , см. рис. 5.17).

В байтовых операциях используются четыре способа адресации одного из РОН, участвующих в операции:

прямая адресация. Осуществляется подачей совместно с микрокомандой 3-разрядного кода адреса по магистрали  $LN_0$ — $LN_2$ ;

косвенная адресация. Осуществляется посредством 3-разрядного кода адреса, хранящегося в РУ;

косвенная с инкрементированием и косвенная с декрементированием адресации. Осуществляются посредством изменения 3-разрядного кода РУ на +1 и -1 соответственно.

В битовых операциях используются три способа адресации битов, обрабатываемых в операциях (см. табл. 5.15):

прямая адресация. Осуществляется подачей совместно с микрокомандой 3-разрядного кода адреса бита по магистрали  $LN_0$ — $LN_2$  (с записью в РН);

косвенная адресация с инкрементированием. Осуществляется посредством увеличения на +1 значения кода РАБ, по содержимому РАБ.

Выбор РОН в битовых операциях осуществляется всегда по коду РУ.

В байтовых операциях вход  $R$  является входом опроса схемы приоритета. При  $R=1$  происходит выдача признаков  $P$  и  $E$  по правилу  $P=M_0 \vee M_1 \vee M_2 \vee \dots \vee M_7$ , а  $E = \bar{P}$ , где  $M_0$ — $M_7$  — выходные разряды схемы маскирования. При этом в РП записывается номер старшей (левой) 1 операнда. Если  $R=0$ , то в РП записывается  $000_2$  и признаки  $P$  и  $E$  обнуляются.

В битовых операциях с кодом поля  $P_1 = 1$  вход  $R$  является входом разрешения инкрементации РАБ. Если  $R=0$ , то РОН и РМС сохраняют свое содержимое, в регистры РМ, РП и РБ записываются нули, выходы  $P$  и  $E$  обнуляются. Если  $R=1$  и РАБ = 111, то записи в РОН и РМС не происходит. В регистры РМ, РП и РБ записываются нули, а выходы  $P$  и  $E$  принимают значение  $P=0$  и  $E=1$ . Если  $A=1$  и РАБ  $\neq 111$ , то микросхема выполняет действия согласно принятой микрокоманде.

Работа микросхемы синхронизируется четырьмя управляющими синхросигналами  $S_1$ — $S_4$ .

Таблица 5.12

Вывод	Обозначение	Тип вывода	Функциональное назначение выводов
28—26, 17, 29, 18, 19, 21, 20	LMI0— LMI9	Входы	9-разрядная шина микрокоманд
7, 10, 13, 16, 30, 33, 36, 39	LX0—LX7	Входы	8-разрядная магистраль данных
5, 8, 11, 14, 32, 35, 38, 41	LM0—LM7	Входы/выходы	Двунаправленная 8-разрядная магистраль данных
6, 9, 12, 15, 31, 34, 37, 40	LY0—LY7	Выходы	8-разрядная магистраль данных
44—46	LN0—LN2	Входы/выходы	Двунаправленная 3-разрядная магистраль номера приоритета (адреса бита и адреса РОН)
47	LB	Вход/выход	Двунаправленная битовая магистраль
43	P	Выход	Признак наличия 1 в анализируемой информации
42	E	Выход	Признак переполнения счетчика битов (наличие 1 в анализируемой информации)
22	CS	Вход	Сигнал разрешения работы микросхемы (выбор кристалла)
1	S1	Вход	Синхросигнал приема микрокоманды
2	S2	Вход	Синхросигнал исполнения микрокоманды
3	S3	Вход	Синхросигнал выдачи информации в LB и LM
4	S4	Вход	Синхросигнал выдачи информации в LN
25	IG1	Вход	Ток инжектора 1
48	IG2	Вход	Ток инжектора 2
24	GND	—	Общий




Рис. 5.15. Условное графическое обозначение K583BM1

Положительный перепад  $\overline{S1}$  стробирует занесение информации в РМС, РВК, РН и регистры остаточного управления РУ и РАБ.

Положительный перепад  $S2$  стробирует занесение информации в РОН и РМС. Отрицательный перепад  $S2$  стробирует занесение информации в РМ, РБ и РП. Низкий уровень  $S3$  разрешает выдачу информации на магистрали  $LB$  и  $LM$ . Низкий уровень  $S4$  разрешает

выдачу информации на магистраль  $LM$ . В зависимости от комбинации управляющих синхросигналов  $S1$  и  $S2$  возможны четыре режима работы микросхемы:

- остаточного управления ( $S1$  отсутствует);
- пропуска такта ( $S2$  отсутствует);
- приостановки ( $S1$  и  $S2$  отсутствуют);
- нормальный режим ( $S1$  и  $S2$  присутствуют)




Рис. 5.17. Формат микрокоманд микросхемы K583BM1

Таблица 5.13

Мнемоника микрокоманды	Состояние разрядов микрокоманды <sup>1</sup>					Содержание операций	Значение индекса К
	0,1	2	3	4	5		
RRX, R	Байтовые операции (см. табл. 5.15)	0	0	0	0	F (РОН, K, LX)→РОН, K; 0→РМ, РБ	K=РУ
RRX, DA		0	0	0	1	F (РОН, K, LX)→РОН, K; 0→РМ, РБ	K=РН
YKD, R		0	0	1	0	F (РОН, K, LM)→PMC; 0→РМ, РБ	K=РУ
YRX, DA		0	0	1	1	F (РОН, K, LX)→PMC; 0→РМ, РБ	K=РН
RRD, R		0	1	0	0	F (РОН, K, LM)→РОН, K; 0→РМ, РБ	K=РУ
RRD, DA		0	1	0	1	F (РОН, K, LM)→РОН, K; 0→РМ, РБ	K=РН
NRD, R		0	1	1	0	F (РОН, K, LM); 0→РМ, РБ	K=РУ
NRD, DA		0	1	1	1	F (РОН, K, LM); 0→РМ, РБ	K=РН
RYD, R		1	0	0	0	F (PMC, LM)→РОН, K; 0→РМ, РБ	K=РУ
RYD, DA		1	0	0	1	F (PMC, LM)→РОН, K; 0→РМ, РБ	K=РН
RYD, I		1	0	1	0	F (PMC, LM)→РОН, K; 0→РМ, РБ	K=РУ+1
RYD, D		1	0	1	1	F (PMC, LM)→РОН, K; 0→РМ, РБ	K=РУ-1
DYR, R		1	1	0	0	F (PMC, РОН, K)→РМ; 0→РБ	K=РУ
DYR, DA		1	1	0	1	F (PMC, РОН, K)→РМ; 0→РБ	K=РН
DYR, I		1	1	1	0	F (PMC, РОН, K)→РМ; 0→РБ	K=РУ+1
DYR, D		1	1	1	1	F (PMC, РОН, K)→РМ; 0→РБ	K=РУ-1
<hr/>							
RRX	Битовые операции (см. табл. 5.15)	0	0	0	0	F [РОН, K(i), LX(i)]→РОН, K(i); 0→РМ, РБ, РП	K=РУ
YRX		0	0	0	1	F [РОН, K(i), LX(i)]→PMC(i); 0→РМ, РБ, РП	K=РН
BRX		0	0	1	0	F [РОН, K(i), LX(i)]→РБ; 0→РМ, РП	K=РУ
DRX		0	0	1	1	F [РОН, K(i), LX(i)]→PM <sup>2</sup> ; 0→РБ, РП	P=РН
RRD		0	1	0	0	F [(РОН, K(i), LM(i))]→РОН, K(i); 0→РМ, РБ, РП	K=РУ
YRD		0	1	0	1	F [(РОН, K(i), LM(i))]→PMC(i); 0→РМ, РБ, РП	K=РН
DRD		0	1	1	0	F [(РОН, K(i), LM(i))]→PM <sup>2</sup> ; 0→РБ, РП	K=РУ
BRD		0	1	1	1	F [(РОН, K(i), LM(i))]→РБ; 0→РМ, РП	K=РН
RRB		1	0	0	0	F [РОН, K(i), LB]→РОН, K(i); 0→РМ, РБ, РП	K=РУ
BRB		1	0	0	1	F [РОН, K(i), LB]→РБ; 0→РМ, РП	K=РН
YRB		1	0	1	0	F [РОН, K(i), LB]→PMC; 0→РМ, РБ	K=РУ+1
DRB		1	0	1	1	F [РОН, K(i), LB]→PM <sup>2</sup> ; 0→РБ, РП	K=РУ-1
RYR		1	1	0	0	F [РОН, K(i), PMC]→РОН, K(i); 0→РМ, РБ, РП	K=РУ
YYP		1	1	0	1	F [РОН, K(i), PMC]→PMC; 0→РМ, РБ, РП	K=РН
DYR		1	1	1	0	F [РОН, K(i), PMC]→PM <sup>2</sup> ; 0→РБ, РП	K=РУ+1
BYR		1	1	1	1	F [РОН, K(i), PMC]→РБ; 0→РМ, РП	K=РУ-1

<sup>1</sup> Все микрокоманды выполняются при CS=1.<sup>2</sup> В остальные разряды РМ записываются нули.

Таблица 5.14

Состояние разрядов микрокоманды			Функция логического устройства ( $F$ )
6	7	8	
0	0	0	$A \wedge B$
0	0	1	$A$
0	1	0	$B$
0	1	1	$A \vee B$
1	0	0	$00_{16}$
1	0	1	$A \oplus B$
1	1	0	$\overline{B}$
1	1	1	$FF_{16}$

Таблица 5.15

Состояние разрядов микрокоманды	Тип операций	Значение адреса бита ( $i$ ) в битовых операциях
0	1	
0	0	байтова
0	1	битовая
1	0	$\gg$
1	1	$\gg$

$i = RH$   
 $i = RAB$   
 $i = RAB + 1$

### Основные параметры К583ВМ1

Номинальный ток инжектора  $I_G =$

$= I_{G1} + I_{G2} . . . . .$

220 мА

Потребляемая мощность  $P_{CC}$  при

$I_G = 220$  мА

348 мВт

Входной ток низкого уровня  $I_{IL}$

при  $U_{IL} = 2,4$  В

0,2 мА

Выходной ток высокого уровня, не более:

для магистралей  $LM$  (0—7),  $LN$  (0—2),  $LB$

0,45 мА

для магистралей  $LY$  (0—7),  $P$ ,  $E$

0,05 мА

Выходной ток низкого уровня  $I_{OL}$ , не более

20 мА

Выходное напряжение низкого уровня  $U_{OL}$ , не более

0,4 В

Время цикла  $T_C$ , не менее

1000 нс




Рис. 5.16. Структурная схема К583ВМ1




Рис. 5.18. Временная диаграмма работы К583ВМ1