

# ЭЛЕКТРОНИКА 32

## КМОП 32-РАЗРЯДНЫЙ МИКРОПРОЦЕССОРНЫЙ КОМПЛЕКТ СБИС

УДК 621.327.8

В. Р. Науменков, Е. Н. Максимов,  
Г. Ю. Полушкин, В. И. Прокопов,  
А. А. Рыжов, С. А. Шишарин, С. А. Хромов,  
С. Е. Любимов, И. А. Бурмистров

"Электроника 32" — 32-разрядный микропроцессорный комплект СБИС серии КЛ1839 — предназначен для построения высокопроизводительных ЭВМ, рабочих станций, контроллеров и других средств вычислительной техники.





Рис. 1. Кристалл ЦП КЛ1839ВМ1



## КОЛЛЕКТИВ РАЗРАБОТЧИКОВ КМОП 32-РАЗЯДНОГО МИКРОПРОЦЕССОРНОГО КОМПЛЕКТА СБИС «ЭЛЕКТРОНИКА 32»



**В. Л. ДШУНЯН** —  
главный конструктор  
по микропроцессорной  
технике в отрасли



**П. Р. МАШЕВИЧ** —  
заместитель начальника  
отделения, где разработа-  
вался комплект

**В. Р. НАУМЕНКОВ** — ведущий разработчик схемотехники СБИС центрального процессора КЛ1839ВМ1. Проектированием микропроцессоров, СВТ и программного обеспечения занимается 22 года. Им созданы БИС 16-разрядных микропроцессоров К1801ВМ1, КМ1801ВМ2. Принимал участие в разработке МПК серии К587. Автор программы анализа схем ПАС, имеет медали ВДНХ, дипломы НТО им. Попова.

**Г. Ю. ПОЛУШКИН** — разработчик микропроцессорного обеспечения БИС центрального процессора КЛ1839ВМ1. Проектированием микропроцессоров занимается пять лет.

**Е. Н. МАКСИМОВ** — разработчик схемотехники СБИС центрального процессора КЛ1839ВМ1. В области проектирования микропроцессоров работает восемь лет. Участник разработки БИС 16-разрядного КМОП-микропроцессора Н1806ВМ2.

**В. П. БЫКОВ** — ведущий разработчик технологии кристаллов БИС и СБИС МПК "Электроника 32", разработчик технологии и Главный конструктор ряда микросхем: электронных игр, микрокалькуляторов, электрокардиостимуляторов серии К1030ХК. Проектированием микросхем и разработкой технологии занимается 17 лет, имеет медали ВДНХ.

**И. А. БУРМИСТРОВ** — Главный конструктор СБИС и БИС МПК серии КЛ1839, ряда ОКР по проектированию БИС микропроцессоров и БИС контроллеров. Разработчик контроллерных БИС на основе БМК К1801ВП1 и контроллерных модулей. В области проектирования микропроцессоров и СВТ работает 18 лет. Имеет орден "Знак почета", медали ВДНХ и дипломы НТО им. Попова.

**В. И. ПРОКОПОВ** — разработчик микропрограммного обеспечения БИС центрального процессора КЛ1839ВМ1. Работает в области проектирования микропроцессоров пять лет.

**В. В. ГРЕБЕНЩИКОВ** — разработчик технологии кристаллов БИС и СБИС МПК "Электроника 32". Участник проектирования технологии для микрокалькулятора МК-71. В области проектирования технологии работает пять лет.

**С. А. ШИШАРИН** — разработчик БИС контроллера памяти КЛ1839ВТ1 и ОЗВМ "Электроника 32", контроллерных БИС на основе БМК К1801ВП1 и ОЗВМ "Электроника 8001ДМ", "Электроника 8001ДС". Десять лет работает в области проектирования СВТ. Имеет медаль "За трудовое отличие", медаль ВДНХ и дипломы НТО им. Попова.

**Г. М. СИТНИКОВ** — разработчик технологии кристаллов БИС и СБИС МПК "Электроника 32". Участник разработки технологии и микросхем электронных игр, микрокалькуляторов и электрокардиостимуляторов серии К1030ХК. Работает в области проектирования технологии и микросхем 17 лет, имеет медаль ВДНХ.



На фотографии слева направо: в верхнем ряду — А. В. Румянцев, С. Ю. Лошаков, Г. Ю. Полушкин, С. Е. Любимов; в нижнем ряду — С. А. Хромов, С. А. Шишарин, И. А. Бурмистров, В. И. Прокопов, В. Р. Науменков

Фото Борисевича Б. В.

МПК "Электроника 32" — основа первой отечественной 32-разрядной инженерно-рабочей станции — результат творчества коллектива талантливых конструкторов, технологов, математиков, схемотехников, с самого начала взявших курс на создание разработки, совершенно оригинальной по своим техническим решениям.

1974 год. Во главе с В. Л. Дихуняном формируется группа проектирования микропроцессорного комплекта серии К587. Вместе с другими разработчиками в нее входят П. Р. Машевич и В. Р. Науменков. Началось создание микропроцессоров К1801ВМ1 (1981 г.), К1801ВМ2 (1984 г.), Н1806ВМ2 (1985 г.), контроллерных БИС для микроЭВМ серии К1801ВП1 (1982, 1985 г.). Разработаны одноплатные ЭВМ "Электроника 8001Д" (1982 г.), "Электроника 8001ДМ" (1985 г.), "Электроника 8001ДС" (1987 г.) для серии диалоговых вычислительных комплексов ДВК. Во всех этих изделиях — труд не только будущих разработчиков МПК и тех, кто со временем самостоятельно воз-

главил другие проекты, но и влившихся в группу молодых талантов — инженеров Е. Н. Максимова, С. А. Хромова, Е. Е. Любимова, Г. Ю. Полушкина, В. И. Прокопова. Творческим ядром, душой коллектива постоянно оставались опытные специалисты высокого класса В. Р. Науменков, А. В. Румянцев, С. А. Шишарин.

1985 год. Начало нового этапа работы — сотрудничество с группой технологов — Ю. И. Сергеенковым, Г. М. Ситниковым, В. В. Гребенчиковым под руководством В. П. Быкова. В результате — впервые на предприятии создана стабильная технология КМОП с двойной металлизацией, позволившая воплотить объединенный труд схемотехников и топологов в конкретные БИС и СБИС.

Сформировавшийся к настоящему времени дружный и тесно сплотившийся коллектив разработчиков продолжает трудиться над поиском путей дальнейшего развития и разработки новых образцов микропроцессорной техники.

Ю. И. СЕРГЕЕНКОВ — разработчик технологии кристаллов БИС и СБИС МПК "Электроника 32", участник разработки технологии и микросхем ОЗУ 4К, 16К, электронных игр, микрокалькуляторов, электрокардиостимуляторов серии К1030ХК. Проектированием технологии и микросхем занимается 14 лет. Имеет медаль ВДНХ, лауреат премии Ленинского комсомола 1977 г.

С. Е. ЛЮБИМОВ — разработчик БИС адаптера магистралей КЛ1839ВВ1. Проектированием СВТ занимается пять лет.

С. А. ХРОМОВ — разработчик БИС адаптера магистралей КЛ1839ВВ1, контроллерных БИС на основе БМК К1801ВП1 и 16-разрядной микроЭВМ. В области проектирования СВТ работает в течение семи лет.

А. В. РУМЯНЦЕВ — разработчик топологии СБИС центрального процессора КЛ1839ВМ1. Автор топологии 16-разрядных микропроцессоров К1801ВМ1, КМ1801ВМ2, МПК серии К587, микрокалькуляторов. Работает в области проектирования БИС и СБИС 17 лет. Имеет медаль "За трудовое отличие", медали ВДНХ и дипломы НТО им. Попова.

А. А. РЫЖОВ — разработчик микропрограммного обеспечения и тестового программного обеспечения БИС центрального процессора КЛ1839ВМ1. Проектированием микропроцессоров и СВТ занимается 13 лет. Участник разработки 16-разрядных микропроцессоров К1801ВМ1, КМ1801ВМ2, Н1806ВМ2. Имеет медаль ВДНХ и дипломы НТО им. Попова.

С. Ю. ЛОШАКОВ — выполнил большой объем работ по изготовлению макета одноплатной ЭВМ и стендов отладки.



На фотографии слева направо: Ю. И. Сергеенков, В. П. Быков, В. В. Гребенчиков, Г. М. Ситников  
Фото Киселева В. П.




Рис. 2. Микросхема КЛ1839ВМ1

Одна из принципиальных особенностей комплекта — возможность построения на его основе вычислительных систем с 32-разрядной архитектурой и виртуальной памятью, совместимых по программному обеспечению с семейством ЭВМ VAX-11 фирмы Digital Equipment Corporation (DEC), а также с отечественными 32-разрядными мини-ЭВМ "Электроника 82", СМ 1700.

Состав базового микропроцессорного комплекта:

- центральный процессор (ЦП) КЛ1839ВМ1;
- контроллер памяти (КП) КЛ1839ВТ1;
- адаптер магистралей (АМ) КЛ1839ВВ1\*.

Общая 32-разрядная системная магистраль (AD < 31:00 >) — 32-bus — обеспечивает гибкий протокол взаимодействия.

Комплект СБИС серии К1839 изготавливается по КМОП-технологии с проектными нормами 1,8 мкм, двойной металлизацией и "карманом" п-типа. Используется два уровня алюминиевой разводки и один — разводки поликремнием. На кристалле центрального процессора размером 9,5x9,95 мм размещается 100 тыс. транзисторов (рассеиваемая мощность не более 1 Вт, напряжение питания +5 В±5%).

Кристаллы ЦП, АМ, КП размещаются в 132-выводных металлокерамических штырьковых матричных корпусах. Выводы корпуса образуют матрицу 14x14, по три ряда с каждой стороны без заполнения центральной части корпуса. Шаг выводов — 2,5 мм.

КЛ1839ВМ1 — 32-разрядный центральный однокристалльный конвейерный процессор с микропрограммным управлением, совместимый по системе команд с VAX процессорами фирмы DEC (рис. 1, 2). В микропроцессоре реализован конвейерный метод обработки команд на макро- и микропрограммном уровнях. ЦП предназначен для выполнения в составе ЭВМ следующих операций: чтение и обработка команд, вычисление и преобразование адресов операндов, чтение из памяти, временное хранение операндов на внутренних регистрах и их запись, а также для выполнения арифметических и логических операций над этими операндами.

\* В микропроцессорный комплект "Электроника 82" предполагается включить дополнительную микросхему для реализации операции умножения и деления целых чисел и операции над числами в формате с плавающей запятой.

ЦП реализует полный VAX-набор инструкций и удовлетворяет требованиям по управлению виртуальной памятью со страничной организацией. ЦП был разработан с учетом необходимости реализации эффективной взаимосвязи микросхем комплекта (АМ, КП) по системной магистрали, а также с микросхемой аппаратного ускорителя операций расширенной и плавающей арифметики.

"Электроника 32" отличается более высокой производительностью и расширенными архитектурными возможностями по сравнению с предыдущим поколением 16-разрядных микропроцессоров серий 1801/1806/1807 (1801ВМ1, 1801ВМ2, 1806ВМ2, 1801ВМ3, 1807ВМ1), значительно большим пространством виртуальных адресов. Кроме того, предусмотрены более сложный механизм распределения и защиты памяти и аппаратные средства диспетчеризации. Архитектура ЦП КЛ1839ВМ1 подобна архитектуре процессора VAX-11/750 фирмы DEC.

ЦП состоит из шести основных функциональных блоков: предварительной выборки и дешифрации команд (ДШК), приема и формирования микрокоманды (БПФМК), операционного (ОБ), интерфейсного (ИБ), диспетчера памяти (ДП), анализа приоритетов прерываний (БПР). На рис. 3 приведена структурная схема ЦП.

Блоки ДШК, ОБ и ДП связаны внутренней 32-разрядной магистралью процессора. Внутренняя магистраль связана с внешними элементами входа-выхода, которые управляются интерфейсным блоком. По этой магистрали передаются адреса, данные и команды (передача различного типа информации мультиплексирована по времени). Параллельно с другими операциями в ДП виртуальный адрес преобразуется в физический, размер виртуальной памяти — 4 Гбайт, физическое адресное пространство — до 16 Мбайт.

ЦП функционирует под управлением микрокода, который хранится в управляющей памяти. В качестве управляющей памяти используется внешнее ПЗУ. Для обеспечения максимального быстродействия это ПЗУ должно иметь время считывания не более 60 нс при цикле обращения 200 нс. В процессоре имеются отдельные каналы выдачи адреса микрокоманды и ее приема, управляемые БПФМК.

#### ОСНОВНЫЕ ТЕХНИЧЕСКИЕ ХАРАКТЕРИСТИКИ ЦП КЛ1839ВМ1

Разрядность, бит	
операнда	8, 16, 32, 64
виртуального адреса	32
физического адреса	24
адреса микрокоманды	14
слова микрокоманды	32
Объем накопителя микрокоманд, Кслов	16
Количество регистров общего назначения	16
Время микроцикла, нс	200
Тактовая частота, МГц	10
Минимальное количество микроциклов, необходимое для выполнения команды	1

Все блоки процессора синхронизируются единым сигналом тактовой частоты и связаны между собой сигналами управления, обеспечивающими конвейерную микропрограммно-аппаратную обработку команд.

СБИС КЛ1839ВТ1 — микросхема контроллера памяти предназначена для управления накопителем основной памяти, выполненным на основе микросхем динамических ОЗУ 256К—К565РУ7 или ОЗУ1М—К565РУ8, и кэш-памятью (на основе микросхем статического ОЗУ (2Кx8) — К132РУ13). Связь контроллера памяти с центральным процессором и адаптером магистралей осуществляется системной магистралью 32-bus. Основная и кэш-память имеют общую шину данных и контрольных разрядов проверки на четность. Четыре старших разряда двунаправленной шины тегов кэш-памяти при работе с основной памятью выполняют также функции дополнительных адресов накопителя основной памяти. Сигналы тактовой частоты и частоты регенерации подаются на КП с внешних генераторов.

**ОСНОВНЫЕ ТЕХНИЧЕСКИЕ ХАРАКТЕРИСТИКИ СБИС КП КЛ1839ВТ1**

Разрядность, бит	32
Объем накопителя основной памяти, Мбайт	1-15
Объем кэш-памяти, Кбайт	8
Время цикла выборки из основной памяти, нс	600
Время цикла выборки из кэш-памяти, нс	200
Тактовая частота, МГц	10
Частота регенерации, кГц	не менее 64

КЛ1839ВВ1 — многофункциональная микросхема адаптера магистралей осуществляет согласование внутренней 32-разрядной системной магистрали 32-bus с магистралью Q22-bus. Основные функции:

- преобразование магистралей;
- обеспечение прямого доступа к памяти;
- обеспечение программных прерываний;
- обеспечение радиальных прерываний;
- программно доступный счетчик времени;
- таймер;
- внутренние регистры и системное ОЗУ.

Тактовая частота работы — 10 МГц, частота внешнего тактового сигнала для таймера — 1 МГц.


Опытная одноплатая микроЭВМ на основе 32-разрядного комплекта СБИС серии К1839 предназначена для применения в составе вычислительных систем, используемых для автоматизации проектирования, проведения научных расчетов, решения задач управления (рис. 4 и 5).

Центральный процессор выполнен на основе микросхемы КЛ1839ВМ1 и внешнего накопителя микрокоманд (управляющая память — 8 БИС ПЗУ К1619РТ1).

Подсистема памяти состоит из контроллера памяти (микросхема КЛ1839ВТ1), накопителя основной оперативной памяти (36 микросхем

Рис. 3. Структурная схема ЦП КЛ1839ВМ1

AD0—AD31







Рис. 4. Структурная схема микроЭВМ

типа К565РУ7), накопителя кэш-памяти (6 микросхем К132РУ13) и усилителей сигналов управления памятью (5 микросхем К531АП5П). Разъем XP1 служит для увеличения объема накопителя основной памяти.

В подсистему адаптера Q-bus входят адаптер магистралей (микросхема КЛ1839ВВ1), накопитель карты Q-bus (4 микросхемы К132РУ13) и приемопередатчики сигналов Q-bus (5 микросхем КР580ВА86).

Рис. 5. Одноплатая 32-разрядная микроЭВМ



## ОСНОВНЫЕ ТЕХНИЧЕСКИЕ ХАРАКТЕРИСТИКИ МИКРОЭВМ

Разрядность, бит . . . . .	32
Число команд . . . . .	304
Число методов адресации . . . . .	21
Число регистров общего назначения . . . . .	16
Число уровней прерывания . . . . .	32
Объем основной оперативной памяти, Мбайт . . . . .	1
(Предусмотрена возможность наращивания памяти до 15 Мбайт на дополнительных модулях)	
Объем кэш-памяти, Кбайт . . . . .	8
Быстродействие выполнения команд типа "сложение" (оп/с)	
Регистр-регистр при работе с основной памятью . . . . .	$1,65 \cdot 10^6$
с кэш-памятью . . . . .	$5 \cdot 10^6$
Память-регистр при работе с основной памятью . . . . .	$8 \cdot 10^5$
с кэш-памятью . . . . .	$1,25 \cdot 10^6$
Память-память при работе с основной памятью . . . . .	$5,5 \cdot 10^5$
с кэш-памятью . . . . .	$7 \cdot 10^5$
Напряжение питания, В . . . . .	+5, -12
Потребляемая мощность, Вт . . . . .	не более 10
Габаритные размеры, мм . . . . .	252x296x12

Консольный интерфейс, выполнен на микросхемах последовательного интерфейса K1801ВП1-35 и схемах приемопередатчиков K1102АП15 и K1102ЛП1. Разъем ХР2 служит для выхода консольного интерфейса на канал RS 232.

Источник напряжения -12 В для работы передатчика K1102АП15 выполнен на микросхеме K170АП3.

Основная тактовая частота, частоты регенерации и таймера для адаптера магистралей, а также для последовательного интерфейса задаются микросхемой K531ГГ1П.

## ЛИТЕРАТУРА

1. Digital Equipment Corporation. — VAX Architecture Reference Manual. Tech. Rep. EK-VAXAR-RM-002, Maynard, MA, 1983.
2. Digital Equipment Corporation. — VAX Architecture Handbook. PK3-1/M92, Maynard, Mass., 01754, 1981.
3. Digital Equipment Corporation. — VAX Hardware Handbook. PK3-1/M92, Maynard, Mass., 01754, 1981.
4. Digital Equipment Corporation. — VAX Software Handbook. PK3-1/M92, Maynard, Mass., 01754, 1981.
5. Digital Equipment Corporation. — VAX-11/750. Central Processor Unit. Tech. Description EK-KA750-TD-002, Maynard, Mass., 1980, 1981.
6. Одноплатные микроЭВМ ряда "Электроника МС 1201"/В. Л. Дшхунян, Ю. И. Борщенко, Ю. Л. Отрохов, С. А. Шишарин. — Микропроцессорные средства и системы, 1985, № 2.